(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-291256

(43)公開日 平成6年(1994)10月18日

	9169-4M	H 0 1 L	21/ 82 C
		審査請求	未請求 請求項の数1 OL (全 4 3
願平5—75921		(71)出願人	000232036 日本電気アイシーマイコンシステム株式
成5年(1993)4月	1日		社 神奈川県川崎市中原区小杉町1丁目403番 53
		(72)発明者	中野 雅子 神奈川県川崎市中原区小杉町一丁目403番 53日本電気アイシーマイコンシステム株 会社内
		(74)代理人	弁理士 京本 直樹 (外2名)
		顛平5-75921 成 5 年(1993) 4 月 1 日	赛查請求


(54) 【発明の名称 】 半導体集積回路

(57)【要約】

【目的】マスク設計において、インバータ、マルチプレクサ、ラッチ回路などのプリミティブセルを2.5層ルーターの自動配置配線ツールで機能ブロックを設計する場合、プリミティブセル上を第2メタル層パスが通過可能な位置すべてをブロックの入出力信号やブロック内のネットの通過のためだけで使うには余裕があり、との余分を有効の使う。また、ブロックに必要な電源(Vcc)、グランド(GND)の供給のためにブロック面積の増大を防ぐ。

【構成】2.5層ルーターのプリミティブセルa~mによる自動配置配線、ブロックへの電源(Vcc)、グランド(GND)の供給のためプリミティブセル上を第2メタル層パスが通過可能な位置に電源(Vcc)、グランド(GND)を通したので、ブロック面積が小さくなり、電源(Vcc)、グランド(GND)を通過させるということでシールドの役目を果たし、電源(Vcc)、グランド(GND)の供給場所をブロック全体にちらすことが可能となるので特性的にも良いという結果を有する。

第1791周配料7月



A1 : 配牌領域 Q~m : プリジネブセル B1 : 表子領域 • : コンククト A~F:プロックの入出力信号 • : スルーホーションタクト 1

【特許請求の範囲】

【請求項1】 マスク設計において、インバータ、フリップフロップ、マルチプレクサ、ラッチ回路などのプリミティブセルを2.5層ルーターの自動配置配線ツールで1つの機能ブロックを設計する場合、あらかじめ識別可能となっていたプリミティブセル上通過可能な第2メタル層バスの位置に電源、あるいはグランドの第2メタル層を通し、プリミティブセルが並んでいる各列の両端以外からもプリミティブセル内に電源、グランドを供給することを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路に関し、 特にマスク設計における2.5層ルーターの自動配置配 線に関する。

[0002]

【従来の技術】従来の2.5層ルーターのプリミティブセルによる自動配置配線を図2、図3を用いて説明する。

【0003】図2はプリミティブセルに一例図である。図2(a)は入力信号I1, I2,制御信号E1,E1B.E2B,出力信号O1からなるマルチプレクサ回路であり、そのレイアウト図が図2(b)である。とこで、第2メタル層配線はマルチプレクサの出力信号O1で1本使っており、図2(b)の第1メタル層、第2メタル層のみを示した図2(c)のa~eのようにプリミティブセル内を通過可能な第2メタル層配線が5本ある。この位置をプリミティブセルの情報に加える。

【0004】図3はプリミティブセルa~mを自動配置配線して1つの機能ブロックを設計した例である。横方 30 向が第1メタル層配線方向、縦方向が第2メタル層配線方向となっており、左右それぞれの端には機能ブロック内の消費電力より算出された幅の電源(Vcc)とグランド(GND)の柱があり、各列のプリミティブセル内の電源(Vcc)、グランド(GND)に供給されている。A1 部は配線領域で主に第1メタル層配線からなり、B1 部は素子領域でプリミティブセルが並んでいる列である。ことで、プリミティブセル内を通過可能な第2メタル層パスの位置には配線Aのようにブロックの入出力信号やブロック内のネットをプリミティブセル上を 40 通している。

[0005]

【発明が解決しようとする課題】この従来の2.5層ルーターのプリミティブセルによる自動配置配線では、機能ブロックの種類、規模にもよるが、プリミティブセル上を第2メタル層パスが通過可能な位置すべてにブロックの入出力信号やブロック内のネットの通ることはなかった。

【0006】また、ブロックに供給する電源(Vc D)のパスの数すべてをブロックの上から下まで直線でc)、グランド(GND)はブロックの消費電力より算 50 通るように配置配線したり、配置配線終了後、使ってい

出される幅が必要になるが、分割して両端以外にも電源(Vcc)、グランド(GND)の柱をプリミティブセルの列に割りこんで配置するのは不可能であった。プロックに必要な幅の電源(Vcc)、グランド(GND)は必然的に両端に配置され、広い電源(Vcc)、グランド(GND)領域ができてしまい、ブロックの面積は大きくなり、ブロックの素子数が増えるとこの傾向は顕著になる。

【0007】本発明の目的は、従来の2.5層ルーター のプリミティブセルによる自動配置配線に於ける問題点を除去し、ブロックに必要な電源(Vcc)、グランド (GND)の供給のためにブロック面積の増大を防ぐととができる半導体集積回路を提供することにある。【0008】

【課題を解決するための手段】本発明の2.5層ルーターのプリミティブセルによる自動配置配線はプリミティブセル上を第2メタル層バスが通過可能な位置に電源(Vcc)、あるいはグランド(GND)のバスを通してプリミティブセルの列の両端以外から電源(Vc20 c)、グランド(GND)を供給する。

[0000]

【実施例】次に本発明について図面を参照して説明す る。図1は本発明の一実施例の2.5層ルーターのプリ ミティブセルa~mによる自動配置配線を行った機能ブ ロックである。横方向が第1メタル層配線方向、縦方向 が第2メタル層配線方向となっており、ブロックへの電 源(Vcc)、グランド(GND)は幅細の第2メタル 層Vccl、Vcc6、GND1、GND6と第2メタ ル層パス(Vcc2~5、Vcc7~10、GND2~ 30 5、GND7~9)でプリミティブセル内の電源(Vc c)、グランド(GND)に供給されている。A, 部は 配線領域で主に第1メタル層からなり、B1部は素子領 域でプリミティブセルが並んでいる列である。ここで、 プリミティブセル上を第2メタル層パスが通過可能な位 置に電源(Vcc)、グランド(GND)のパスを通す ことでプリミティブセルの列の両端以外からプリミティ ブセル内に電源(Vcc)、グランド(GND)を供給 している。第2メタル層パスだけでは、ブロックの消費 電力より算出される電源(Vcc)、グランド(GN D) の幅に満たされない分だけ両端から供給すればよ 61

【0010】との例ではVcc2~5、GND2~5のようにブロックの上から下まで直線でプリミティブセル上を通していたり、Vcc7~10、GND7~9のように少なくとも2列間の電源(Vcc)、グランド(GND)どうしをつなぐパスを通していたりする。

【0011】機能ブロックの回路の種類、規模によって、ブロックに必要な電源(Vcc)、グランド(GND)のパスの数すべてをブロックの上から下まで直線で通るように配置配線したり、配置配線終了後、使ってい


ない第2メタル層パスが通過可能な位置に電源 (Vc c)、グランド(GND)のパスを通したり、図3のよ うに両者をバランス良く混在させたりと使い分けること が可能である。

[0012]

【発明の効果】以上説明したように本発明は、機能ブロ ックを2. 5層ルーターのプリミティブセルによる自動 配置配線で設計するさい、ブロックへの電源(Vc c)、グランド(GND)の供給のためプリミティブセ ルの列の両端に必要だった幅太の第2メタル層領域をプ 10 である。 リミティブセルの上を第2メタル層パスで通したので、 ブロック面積が小さくなり、電源(Vcc)、グランド (GND)を通過させるということでシールドの役目を 果たし、電源(Vcc)、グランド(GND)の供給場 所をブロック全体にちらすことが可能となるので特性的*

【図1】

第1291個配開方向



A1 : 配稱領域

Q~m: プリミカブセル

B1 :表子領域

:コンタクト

A~F:プロックの入出力信号

:スルーホールコンタクト

* にも良いという結果を有する。

【図面の簡単な説明】

【図1】本発明の一実施例のプリミティブセルによる自 動配置配線図である。

【図2】従来のプリミティブセルの説明図であり、分図 (a) はマルチプレクサ回路図、分図(b) はそのレイ アウト図、分図(c)はメタル層のみ示したレイアウト 図である。

【図3】従来のブリミティブセルによる自動配置配線図

【符号の説明】


配線領域 A_1

素子領域


 $A \sim F$ ブロックの入、出力信号

プリミティブセル $a \sim m$

【図2】



【図3】



A1 : 配稈領域 - : コンタクト
B1 : 末子領域 - : スルーホールコンタクト
A~F:プロックリ入出力信号 --- : 通過可能な
第2ブグル層 14入

Partial Translation of Reference 2 JP-A-6-291256

[0009]

[Embodiment]

The invention will now be described with reference to the drawings. Fig. 1 is a functional block in which automatic configuration and wiring are performed by primitive cells a to mof a 2.5 layer router according to one embodiment of the invention. The lateral direction is a first metal layer wiring direction, the longitudinal direction is a second metal layer wiring direction, and power supply (Vcc) and ground (GND) to the block are supplied to power supply (Vcc) and ground (GND) inside the primitive cells by narrow second metal layers Vcc1, Vcc6, GND1, GND6 and second metal layer passes (Vcc2 to 5, Vcc7 to 10, GND2 to 5, GND7 to 9). An A_1 part is a wiring region, which mainly includes a first metal layer, and a B_1 part is an element region, which is a row where the primitive cells are arranged. case, the power supply (Vcc) and the ground (GND) pass is passed through a position where the second metal layer pass is passable on the primitive cells, whereby the power supply (Vcc) and the ground (GND) are supplied to the inside of the primitive cells from outside of both ends of the primitive cell row. The power supply and the ground may be supplied from both ends only for the short to the width of the power supply (Vcc) and the ground (GND) calculated from the consumption power of the block, that only the second metal layer pass cannot suffice. [0010]

In this embodiment, the pass is passed on the primitive cells linearly from the upside to the lower side in the block like the Vcc2 to 5 and the GND2 to 5, and passes connecting the power supply (Vcc) and the ground (GND) to each other between at least two rows are passed like the Vcc7 to 10 and the GND7 to 9.

[0011]

According to the type and scale of the circuit of the

functional block, all the number of passes of the power supply (Vcc) and the ground (GND) required for the block may be configured and wired to pass linearly from the upside to the lower side in the block, after the end of configuration and wiring, the passes of the power supply (Vcc) and the ground (GND) may be passed through a position where the second metal layer pass not used is passable, or as shown in Fig. 3, both of the above may be intermingled with each other and well-balanced to be properly used.

[0012]

[Advantage of the Invention]

According to the invention, as described above, in designing the functional block by automatic configuration and wiring of the primitive cells of the 2.5 layer router, the wide second metal layer region required for both ends of the primitive cell row to supply the ground (GND) is passed on the primitive cells by the second metal layer pass, so that the block area can be reduced, the pass is passed through the power supply (Vcc) and the ground (GND) to thereby fulfill a function as a shield, and further the supply points of the power supply (Vcc) and the ground (GND) can be dispersed in the block all over to be advantageous in characteristic.

SEMICONDUCTOR INTEGRATED CIRCUIT

Abstract of Reference 9

Publication number: JP6291256 (A)

Publication date:

1994-10-18

Inventor(s):

NAKANO MASAKO +

Applicant(s):

Classification: - international: NIPPON ELECTRIC IC MICROCOMPUT +


G06F17/50; H01L21/82; H01L21/822; H01L27/04; G06F17/50; H01L21/70; H01L27/04; (IPC1-7): G06F15/60; H01L21/82; H01L27/04

- European:

Application number: JP19930075921 19930401 Priority number(s): JP19930075921 19930401

Abstract of JP 6291256 (A)

PURPOSE:To prevent the area used to supply a power source and ground from increasing by supplying the power source and the ground from other points than both edges of a primitive cell row through a power source or a ground pass to positions on the primitive cell which a second metal layer can pass. CONSTITUTION: The longitudinal direction is a second metal layer wiring direction. Power to a functional block is supplied by power sources Vcc1 and 6 and ground GND1-6, and power sources 2-5, power sources Vcc7-10 and ground GND2-5, and ground GND7-9 which are a second metal layer pass. A wiring region A1 of the wiring block mainly comprises a first metal layer, and an element region B1 mainly comprises primitive cells a-m. At a position where the second metal layer pass on the cells a-m is passable, power and ground are supplied to inside the cells a-m from points other than both edges of the cell row a-m through the power source Vcc and the ground GND pass. This enables a block area to be made small and a shield effect to be obtained.



Data supplied from the espacenet database — Worldwide

http://v3.espacenet.com/publicationDetails/biblio?DB=EPODOC&adjacent=true&locale...